过去一直是英特尔相关新闻的繁忙时期：该公司最近推出了2021年旗舰7nm产品，用于Aurora exaflop超级计算机的Ponte Vecchio通用GPU，并启动了其旗舰oneAPI软件项目。Tiger Lake也出现在Geekbench上，Intel给了Golden Cove一个秘密的登峰造极，并提供了耗材更新。英特尔还宣布了“数据流加速器”，将在未来的CPU等产品中使用。

Aurora，Ponte Vecchio，Xe HPC，oneAPI：整合在一起

在与Supercomputing 2019相关的年度HPC开发者大会上-与6月份相比，前十大超级计算机没有变化-英特尔发布了三项声明：Aurora，Ponte Vecchio和oneAPI。

从高层次开始，英特尔披露了2021年后期的Aurora超级计算机的体系结构，这是美国第一台百亿亿级超级计算机。(计算)节点将由两个Sapphire Rapids CPU和六个具有HBM的Ponte Vecchio GPU组成。它们通过基于CXL的新的所有Xe链接进行连接。它将使用oneAPI进行编程，并具有称为DAOS的新文件系统。

在CPU方面，Sapphire Rapids可能具有10nm ++ Golden Cove架构，并且是Eagle Stream平台的一部分。在存储器和存储方面，它将采用第三代Optane持久存储器和Optane SSD，以及明年的144层3D NAND的后继产品。(即将推出的第二代Optane PM将具有四层3D XPoint，密度将增加一倍。)

英特尔主要致力于7nm Ponte Vecchio GPU。对于最新的过程节点，英特尔首先采用了低功率的铅产品，例如Ice Lake-U和Broadwell-Y。相比之下，Ponte Vecchio 7nm领先产品将真正迈上另一个台阶。

一只老桥由似乎通过EMIB连接的两张不同的卡组成。(EMIB还用于将HBM的多个堆栈连接到封装。)每张卡具有八个7nm GPU小芯片，这些芯片采用其3D Foveros技术封装。每个卡还具有用于小芯片的Xe内存结构(XEMF)互连(可扩展至数千个EU)。XEMF还具有一个Rambo高速缓存，可以用作GPU，CPU和HBM的超高带宽统一内存。每两个Xe计算小芯片似乎有一个XEMF芯片。

但是，并非所有细节都清楚。所有小芯片都是一个Foveros有源插入器的一部分，还是每个GPU“岛”都有一个Foveros?英特尔是单独使用EMIB和Foveros，还是将它们“结合”在更精细的Co-EMIB技术中?诸如芯片尺寸，每个小芯片的EU数量或FLOPS数量，晶体管数量和TDP等规格也没有泄漏。

英特尔更深入地介绍了计算芯片，他们透露它们是基于Xe架构的Xe HPC风格构建的，另外两个是Xe LP和Xe HP。Raja Koduri在一次采访中澄清说Xe与过程无关，并且Xe包含了Gen的许多功能，这些功能将在以后逐步放弃。

Xe HPC的标题功能是AI的新“数据并行矩阵矢量引擎”，这似乎是Intel对Nvidia的Tensor内核的回应。它支持BF16，FP16和INT8，并提供高达32倍的更高矢量速率。英特尔也没有忽略传统的HPC，因为英特尔声称每个EU的双精度(64位)浮点性能提高了40倍。作为比较，Gen11 EU的FP64吞吐量比FP32低4倍。

Xe HPC还将同时具有SIMT(来自GPU)和SIMD(来自CPU)单元。后者有中型和大型。目标是涵盖广泛的向量大小，这可以为某些应用程序提供良好的性能提升。

最终，英特尔通过其DevCloud和公开测试版正式向公众启动了oneAPI计划。oneAPI用于简化每种计算体系结构，使其拥有自己的编译器，库和工具。换句话说，它是针对所有开发人员和工作负载的异构计算的编程模型。它包含用于系统编程或直接编程的完整软件堆栈(支持DPC ++，Fortran，C ++，Python)。它还包含特定于域的库，迁移工具(来自CUDA)以及分析和调试工具。